时钟缓冲器本身不产生时钟信号，除非有输入信号，否则不能测量相位抖动。为了定性分析缓冲器对于相位抖动的影响，必须首先测量时钟源的相位抖动，然后是时钟源和缓冲器一起工作时的相位抖动，缓冲器的相位抖动可以通过公式计算出来。

在计算相位抖动时通常做的假设是时钟源和缓冲器噪声不相关，而且由纯粹的随机抖动组成。

当然，附加相位抖动还依赖于输入时钟信号的信号转换率（slew rate)。较低的slew rate通常导致较高的附件抖动。这也是设计人员需要考虑的。

2.输入时钟参数

不同的电子系统的时钟源是不一样的， 有晶体、振荡器或者外部时钟， 格式也不一样，有单端和差分。

赛思的时钟缓冲器可以支持3种不同的输入方式，涵盖了目前市场上普遍的输入方式，可以满足客户日常使用。

3.输出时钟参数（包括输出路数、 输出电压、输出格式等）

随着电子产品的功能的增加，对芯片功能和产品功耗的要求也越来越高，针对时钟buffer输出电压的要求也越来越多。

赛思的时钟buffer可以支持多种电压输出，单端输出电压1.5v/1.8v/2.5v/3.3v；差分输出电压2.5v/3.3v。最多可以满足10路输出，能够适配于不同的客户需求。

当然，时钟缓冲器的参数还有：输出之间的指定偏斜；电源噪声抑制比（PSRR)等。

要想选到更好的时钟buffer，可以从使用场景的数据指标要求入手，选择适配这些指标的时钟Buffer即可。

赛思时钟Buffer，可以满足多场景应用。

赛思针对时钟缓冲器的不同数据指标需求，推出了1：10单端时钟缓冲器AC2101和1：10差分时钟缓冲器AC2301。 对标市场主流应用型号，为无线基站BBU&RRU、有线通信、数据存储、服务器和高速以太网等众多应用场景提供更多选择。

AC2101和AC2301都是基于非PLL的扇出型缓冲器。

时钟输出有两个独立的区，每个区都具备独立于内核电压的专用电源电压引脚，可启动基础电压电平转换。

器件的通用输入级可支持两个差分或单端输入和一路晶体输入，低噪声3:1输入复用器支持无差错切换，可消除输入时钟切换期间无效脉冲传输到器件输出端的风险。

AC2301差分输出可以按Bank分别配置为LVDS，LVPECL或HCSL输出格式。具体参数参考下表：

赛思深耕时频领域，专注于时钟系统产品及解决方案的研发设计。

目前品牌旗下拥有时频设备、时频模块、 时钟发生器、PCIE时钟、 时钟缓冲器、 晶振、OCXO等产品。更多系列的高稳时钟、Buffer产品及时钟芯片等，也在不断的研发中。

赛思核心团队出自全球顶尖时钟技术公司，研发团队和公司规模属国内时频领域TOP。自有FPGA守时和授时算法，可提升时钟守时和授时能力；所有时频关键技术都有自研能力，无需外协功能模块，可快速定位和解决产品问题；具有硬件设计与软件深度定制开发能力，可提供定制化解决方案……

正是因为赛思时频研发能力强大、技术先进，才能不断地创新发展，为客户提供“一站式”的定制化解决方案，为数字经济时代社会各行各业提供时间频率基准。

返回搜狐，查看更多